上周，三星代工厂宣布其3纳米节点已进入风险生产阶段。该公告标志着三星和半导体行业的一个重要里程碑。
报道指出，在3nm之前，三星最新的生产工艺技术是他们的4nm节点。该节点去年年底提高了产量。这是他们最后一个基于FinFET的前沿工艺技术——尽管不是他们计划完全引入的最后一个。展望未来，公司未来的领先技术节点将采用新的GAAFET器件架构。三星代工厂计划推出两种3nmGAA工艺——3GAE和3GAP。
第一代3GAE已进入风险生产，将在年底和2023年实现量产。与他们的5nm工艺技术相比，3GAE可以降低高达45%的功耗，提高性能23%，并且将面积减少了16%。
该公司的第二代产品——3GAP——预计将迅速跟进，并于明年年底进入量产阶段。三星表示，与3GAE相同的5nm工艺相比，3GAP将提供高达50%的功耗降低，性能提升30%，面积减少35%。换句话说，与3GAE相比，3GAP应该提供大约10%的功耗降低、5.5%的性能提升和22%的面积减少。三星没有明确说明他们比较的是哪个5nm节点。该公司推出了5LPE工艺，随后是5LPP。然而，从历史上看，三星将新节点与其第一代版本进行比较（例如，将4LPE与5LPE进行比较，将5LPE与7LPE进行比较）。因此，我们假设3GAE/P也不例外，这些PPA声明针对第一代5nm、5LPE。
谈到这里，就有几件重要的事情需要说一下。例如在功率方面，从FinFET到GAA的过渡据称可以降低高达50%的功率。对于三星Foundry，自平面晶体管时代以来，我们还没有看到过如此大幅度的功率降低声明。另一方面，就性能而言，这些数字偏高，但仅略高于一些先前的节点。对于第2代3GAP，性能和功率数据与我们对后续节点的预期基本一致，与5LPP或4LPP并无太大差异。
3GAP显然旨在促进面积扩展，而不是引入任何重大的性能/功耗改进。这是我们希望看到的。最初推出具有保守缩放或根本不缩放的新晶体管架构，随后是器件改进和缩放。将面积减少转化为晶体管密度，第一代3GAE的密度提高了大约1.2倍，然后增加到3GAP的1.54倍（仍然超过5nm），这更接近于三星的全节点密度.
鉴于我们没有关于该制程的任何实际数据，所以我们很难给出确切的数字，但粗略估计，3GAE约为150MTr/mm²，3GAP约为195MTr/mm²。目前，我们将粗略估计3GAE和3GAP的“zone”约为140-200MTr/mm²。我们将能够更准确地确定公司开始披露有关流程本身和各种设计规则的更多信息的那些数字。粗略地说，三星的3GAE将超过台积电的N5，但它完全有可能在密度方面与N4并驾齐驱。展望明年，3GAP可能与台积电的N3节点相当。
三星称他们的晶体管为多桥沟道FET(MBCFET)，这是他们自己的纳米片风格。那么三星的3nm有多少纳米片呢？答案是3。他们最初的3纳米工艺技术将采用3个堆叠的纳米片。以前，在基于FinFET的节点上，单元的PPA是根据单元中鳍的数量来量化的，而在3GAA上，三片是固定的，但是，可以通过栅极宽度微调性能，以获得无限的理论PPA梯度。三星已经讨论了四种预定义的纳米片宽度，它们提供了密度和性能之间的权衡。
最宽的纳米片变体以1.6倍的附加电容提供1.7倍的频率。三星表示，这比等效的FinFET多鳍有更好的改进。
三星预计3GAE将在2023年开始生产移动处理器。3GAP将是3GAE的改进版本，并将在明年年底快速增长。三星表示，它希望将其所有生产知识从3nm转移到2nm。为此，三星表示预计2nm将在3GAP之后的两年内推出。他们的2纳米节点称为2GAP，计划于2025年进入量产阶段。
三星表示，2GAP将包括间距缩放以提高晶体管密度。此外，2GAP将为总共四个堆叠的纳米片添加另一个纳米片，以提高驱动电流。
三星表示，他们正在为2GAP及其他产品进行多项金属化堆叠改进，包括用于低电阻和直接蚀刻金属互连的单晶粒金属。 |
|
